| [ KAIST ] in KIDS 글 쓴 이(By): Gatsbi (뇌짱) 날 짜 (Date): 2006년 1월 2일 월요일 오후 12시 40분 29초 제 목(Title): [p] 나노반도체 소자 산화막 계면특성 분석 나노반도체 소자 산화막 계면특성 분석 기술 개발 충남대 1.5나노미터 이하 두께의 절연막(산화막)을 갖는 실리콘 반도체 CMOS 소자에서 절연막과 실리콘 기판 사이의 계면특성을 분석하는 방법이 국내 연구진에 의해 개발됐다. 이로써 우리나라가 65나노 반도체 이상 차세대 고집적 반도체의 상용화를 앞당기는 핵심기술을 확보하게 됐다. 29일 이희덕 충남대 교수팀은 매그나칩반도체와 공동으로 ‘나노반도체 소자의 산화막 계면특성 분석 방법’을 개발했다고 밝혔다. 산화막 계면 특성이란 CMOS반도체의 실리콘 기판과 산화막이 맞닿는 경계면에서 전류가 방전되는 결함 등 특성을 가리킨다. 반도체의 크기가 작아지면 CMOS 소자 내 산화막의 두께도 얇아지는데 산화막이 얇을 수록 방전이 많이 일어나는 문제점이 발생한다. 특히 나노 단위의 고집적 반도체로 갈수록 이러한 계면 결함을 줄이는 것이 반도체 수율(생산 성공율)을 높이는 관건이 된다. 연구팀은 별도 장비를 이용해 외부에서 전류를 흘려 측정을 하는 기존 방식 대신 반도체 칩 위에 펄스 제너레이터(Pulse Generater)를 심어 자체적으로 전류를 발생시키는 ‘온칩 전하 펌프(OCCP:On-Chip Charge Pumping)’ 회로를 설계함으로써 계면 결함을 측정하는데 성공했다. [전자신문 '05.12.30] ************************* 참고로 이희덕 교수님은 과기대 86학번. 대전갈 때 한 턱 쏘라고 해야쥐~ ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^#####^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ ^ 진리는 단순하고 진실은 소박하다. |.-o| ^ ㄴ[ L ]ㄱ ^ (~) ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ |