| [ KAIST ] in KIDS 글 쓴 이(By): knhan () 날 짜 (Date): 2000년 11월 22일 수요일 오후 12시 15분 17초 제 목(Title): Re: [질문] ASIC 칩에 관하여...? 질문하시는거 보니 VLSI 전공하시는 분이 아닌것 같네요. IDEC BBS가면 그곳 연구원분들께서 질문에 답변 바로바로 해줬던걸로 기억합니다. telnet idec.kaist.ac.kr login:bbs Simulation만 해서 ASIC구울의도면, 큰용량의 Altera나 Xilinx chip을 사용해보세요. 용량별로 chip이 다양하게 있으니까요. Synopsys를 통한 manual synthesis은 작업량이 만만치 않을꺼고, 제작기간도 MOSIS, IDEC MPW등 의뢰업체에 따라 두달~반년이상. |